As placas nuas de alta densidade de interconexão (HDI) são a espinha dorsal da eletrônica moderna, permitindo os projetos compactos e de alto desempenho encontrados em dispositivos 5G, implantes médicos e sistemas aeroespaciais.Ao contrário dos PCBs padrãoAs placas HDI apresentam microvias (≤ 150 μm), traços de pitch fino (≤ 50 μm) e pilhas de camadas densas, características que exigem testes rigorosos para garantir a confiabilidade.Um único defeito oculto numa placa HDI pode causar falha de sinal, tensão térmica ou avaria total do dispositivo, tornando o ensaio abrangente inegociável.
Este guia descreve os métodos críticos de ensaio, tanto padrão como avançados, necessários para validar a qualidade das placas HDI nuas.e ferramentas avançadas como análise de raios-X e microvia, fornecendo um roteiro para detectar defeitos antes da montagem.Estas práticas irão ajudá-lo a cumprir os requisitos rigorosos da indústria e a fornecer produtos fiáveis.
Principais conclusões
1.HDI Unicidade: Microvias, traços finos e camadas densas tornam as placas HDI mais suscetíveis a defeitos ocultos (por exemplo, através de vazios, desalinhamento de camadas) que os testes padrão podem perder.
2. Normas IPC: a conformidade com as normas IPC-A-600 (visuais), IPC-6012 (desempenho) e IPC-2226 (projeto) é obrigatória para placas HDI fiáveis, especialmente em aplicações da Classe 3 (aeroespacial, médica).
3.Camas de ensaio: combinar os ensaios de superfície (AOI) com verificações internas (raios-X) e validação elétrica (sonda voadora) para cobrir todos os defeitos potenciais.
4Métodos avançados: a inspecção por raios-X e os testes de tensão por microvia são críticos para detectar problemas ocultos nos projetos HDI de várias camadas.
5.Custo versus Qualidade: O investimento em testes completos reduz as falhas de campo em 60~70%, compensando os custos iniciais através de menores reclamações de retrabalho e garantia.
Por que importa testar HDI em placa nua
As placas HDI empurram os limites da fabricação de PCB, com recursos como microvias de 0,1 mm e 3/3 mil traços/espaço.
1Defeitos ocultos
a. Vazio de micróbios: mesmo pequenas bolsas de ar (≥ 10% do volume via) enfraquecem as ligações elétricas e aumentam a resistência, levando à perda de sinal em projetos de alta frequência.
b. Desalinhamento da camada: uma mudança de 0,05 mm entre as camadas em uma placa HDI de 12 camadas pode quebrar as conexões em circuitos densos (por exemplo, BGA de passo de 0,4 mm).
c. Delaminação: a má laminação das camadas internas (muitas vezes invisível aos testes de superfície) provoca a entrada de umidade e falhas térmicas ao longo do tempo.
2Consequências para a indústria
a. Dispositivos médicos: uma única falha de um PCB através de um marcapasso pode levar à falha do dispositivo e ao dano do paciente.
b.Sistemas aeroespaciais: a delaminação de camadas em placas HDI de aviônica pode falhar sob estresse térmico a grandes altitudes.
c.5G Infraestrutura: Desvios de impedância de traços não testados causam reflexão do sinal, reduzindo a faixa de rede em 20-30%.
Normas IPC para os ensaios de placas nuas HDI
A conformidade com as normas IPC garante uma qualidade consistente em toda a fabricação de HDI. Abaixo estão as normas mais críticas e seus requisitos:
| Padrão IPC |
Área de foco |
Requisitos essenciais do IDH |
| IPC-A-600 |
Inspecção visual/mecânica |
Anel anular mínimo (≥ 0,1 mm para microvias), espaçamento entre condutores (≥ 50 μm), uniformidade do revestimento. |
| IPC-6012 |
Desempenho/fiabilidade |
Soldurabilidade (umidade ≥ 95%), resistência à descascagem do cobre (≥ 1,5 N/mm), resistência ao choque térmico (-55°C a 125°C durante 100 ciclos). |
| IPC-2226 (em inglês) |
Regras de conceção do IDH |
Relação de aspecto de microvía (≤ 1:1), diretrizes de construção sem núcleo, requisitos de empilhamento para a integridade do sinal. |
| IPC-TM-650 |
Métodos de ensaio |
Procedimentos para análise de microssecção, ciclo térmico e teste de integridade. |
Distinguências de classe:
Classe 1: Eletrónica de consumo (por exemplo, brinquedos) com necessidades básicas de fiabilidade.
Classe 2: Dispositivos comerciais (por exemplo, smartphones) que exigem um desempenho constante.
Classe 3: Aplicações de alta fiabilidade (aeroespacial, médica) com tolerância zero a defeitos.
Métodos de ensaio normalizados para placas nuas HDI
Os testes padrão formam a base do controlo de qualidade HDI, concentrando-se em defeitos de superfície e integridade elétrica básica.
1Inspecção óptica automatizada (AOI)
AOI usa câmeras de alta resolução (5 ‰ 10 μm / pixel) para digitalizar superfícies HDI, comparando imagens com arquivos de projeto (Gerbers) para detectar:
a. Defeitos de superfície: arranhões, desalinhamento da máscara de solda, cobre exposto.
b. Problemas de traços: abertura, curto-circuito ou afinamento (≤ 70% da largura nominal).
c. Problemas de almofadas: falta de almofadas, tamanho incorreto ou oxidação.
| Forças da AOI |
Limitações da AOI |
| Rápido (1 ¢ 2 minutos por painel) |
Não pode detectar defeitos internos (por exemplo, através de vazios). |
| Sem contacto (sem risco de danos) |
Problemas com áreas sombreadas (por exemplo, sob BGA). |
| Compatibilidade em grande volume |
Requer arquivos de design claros para comparação precisa. |
Melhores práticas: usar AOI 3D para placas HDI para medir a espessura da máscara de solda e detectar variações de superfície sutis (por exemplo, depressões de 5 μm em vestígios).
2Testes de sondas voadoras.
Os sistemas de sonda voadora usam sondas robóticas para verificar a continuidade elétrica em placas HDI, verificando:
a. Abre (traços quebrados/via ligações).
b.Cortes (conexões não intencionais entre redes).
c. Desvios de resistência (≥ 10% acima das especificações de projeto).
Ideal para placas HDI porque:
a. Não são necessárias luminárias personalizadas (críticas para protótipos ou unidades de baixo volume).
b. As sondas podem aceder a espaços apertados (por exemplo, pontos de ensaio de 0,2 mm entre microvias).
| Forças das sondas voadoras |
Limites das sondas voadoras |
| Flexível (adapta-se às alterações de projeto) |
Lento (de 30 a 60 minutos por tabuleiro para HDI complexo). |
| Nenhum custo fixo |
Limitado aos pontos de ensaio acessíveis (falta redes ocultas). |
Dica: Combine com o teste de varredura de limites (JTAG) para placas HDI com camadas internas inacessíveis, melhorando a cobertura do teste em 40 ∼ 50%.
3. Ensaios de soldabilidade
As placas HDI com almofadas de inclinação fina (≤ 0,3 mm) exigem soldagem precisa para evitar falhas de montagem.
a.Teste por imersão: submergência das amostras em solda fundida (245 °C ± 5 °C) para verificar a umedecimento (requer-se uma cobertura ≥ 95% para a classe 3).
b.Resistência superficial: medição dos níveis de oxidação (≤ 0,5Ω/m2 para acabamentos ENIG) para assegurar uma solda fiável.
| Revestimento de superfície |
Duração de vida da soldabilidade |
Questões comuns |
| ENIG |
12 meses e mais |
Pedaço preto (níquel corroído) devido a uma mal revestimento. |
| HASL |
6 ¢ 9 meses |
Distribuição desigual da solda em almofadas finas. |
| OSP |
3 ¢ 6 meses |
Oxidação em ambientes úmidos. |
Métodos avançados de teste para detectar defeitos ocultos
Os testes padrão falham 30 a 40% dos defeitos nos painéis HDI. São necessários métodos avançados para inspeccionar as características internas.
1Inspecção por raios-X (AXI)
Os sistemas de raios-X penetram as placas HDI para revelar defeitos ocultos, tornando-os indispensáveis para:
a. Análise de micróbios: detecção de vazios (≥ 5% do volume), revestimento incompleto ou rachaduras nos barris.
b.Alinhamento das camadas: verificação do registo entre as camadas internas (tolerância ± 0,05 mm para a classe 3).
c. Conexões BGA Pad: Verificação de juntas de solda sob componentes (críticas para placas HDI com BGA incorporadas).
| Tipo de defeito |
Detectável por raios-X? |
Detectável pela AOI? |
| Microvia vazio |
- Sim, sim. |
- Não, não. |
| Delaminação da camada interna |
- Sim, sim. |
- Não, não. |
| Calças de soldagem BGA |
- Sim, sim. |
- Não, não. |
| Disminução de traços (superfície) |
- Não, não. |
- Sim, sim. |
Nota de tecnologia: A tomografia computadorizada (TC) por raios-X fornece imagens 3D de placas HDI, permitindo que os engenheiros medam através da espessura da parede e dos espaços entre as camadas com precisão de ± 1 μm.
2Microvia Teste de Estresse
Os microvias são os pontos mais fracos das placas HDI, propensos a falhar sob estresse térmico ou mecânico.
a. Teste de tensão de interconexão (IST): aplicação de corrente a microvias de calor (125 °C ± 5 °C) enquanto se monitora a resistência. Um aumento > 5% indica uma rachadura.
b.Ciclismo térmico: exposição das placas a -40°C a 125°C durante 500 ciclos e, em seguida, verificação das microvias para detectar rachaduras através de microsecção.
Ponto de dados: microvias empilhadas (3+ camadas) falham 3 vezes mais frequentemente do que microvias de nível único sob estresse térmico.
3. Ensaios ambientais
As placas HDI em ambientes adversos (por exemplo, embalagens de automóveis, instalações industriais) requerem validação adicional:
a.Resistência à umidade: 85°C/85% RH durante 1000 horas (IPC-TM-650 2.6.3.7) para ensaio do crescimento de filamentos anódicos condutores (CAF) em vias.
b. Choque mecânico: aceleração de 50 G durante 11 ms (MIL-STD-883H) para simular quedas ou vibrações.
c. Armazenamento a alta temperatura: 150°C durante 1000 horas para verificar a degradação do material.
| Tipo de ensaio |
Critérios de aprovação do IDH |
Critérios de aprovação de PCB padrão |
| Ciclos térmicos |
Mudança de resistência de < 5% em microvias |
Mudança de resistência < 10% nos furos |
| Resistência à umidade |
Nenhum crescimento de CAF (através de isolamento ≥ 100MΩ) |
Nenhum crescimento de CAF (através do isolamento ≥ 10 MΩ) |
| Choque mecânico |
Sem traços de rachaduras ou através de separação |
Não há grandes fissuras |
Melhores práticas para os ensaios de placa nua de HDI
1. Projeto para Testabilidade (DFT)
Incorporar características de ensaio durante o desenho do HDI para simplificar a inspecção:
a. Adicionar pontos de ensaio de 0,2 mm em todas as camadas de sinal (distantes ≥ 0,5 mm para acesso à sonda).
b. Incluir fiduciais (diâmetro ≥ 1 mm) a cada 100 mm ao longo da borda da placa para alinhamento AOI/raios-X.
c. Usar microvias maiores (≥ 80 μm) em redes críticas para facilitar a inspecção por raios-X.
Exemplo: uma placa HDI de 12 camadas com DFT apresenta um tempo de ensaio reduzido em 30% e uma melhor detecção de defeitos em 25%.
2. Estratégia de testes em níveis
Combinar métodos para cobrir todos os tipos de defeito:
a. Pré-laminagem: AOI nas camadas interiores para detectar vestígios de defeitos antes da laminação.
b. Pós-laminagem: raios-X para verificar o alinhamento das camadas e a qualidade.
c. Elétrico: sonda voadora + varredura de limites para continuidade.
d. Confiabilidade: ciclo térmico + IST para validação por micróvia.
Resultado: Esta abordagem reduz as taxas de escape (defeitos que chegam aos clientes) para < 0,1% para placas HDI da classe 3.
3. Ensaios específicos de materiais
Os materiais de elevado Tg (≥ 170°C) e baixo Dk (≤ 3,0) utilizados em placas HDI requerem verificações especializadas:
a. Verificação TG: Análise mecânica térmica (TMA) para confirmar a temperatura de transição do vidro (± 5°C de especificação).
b. Teste da constante dielétrica (Dk): Utilização de um analisador de rede para assegurar a estabilidade de Dk (± 0,05) em 1 ′ 40 GHz.
Comparando métodos de teste: quando usar cada um
| Método de ensaio |
Melhor para |
Custo (por mesa) |
Velocidade |
Cobertura dos defeitos |
| AOI |
Defeitos de superfície, problemas com a máscara de solda |
$0.50$1.00 |
Rápido (1min) |
30~40% dos defeitos potenciais |
| Proba Voadora |
Continuidade elétrica, aberta/shorts |
Dois dólares e cinco dólares.00 |
Lento (30 min) |
50~60% dos defeitos potenciais |
| Raios-X (2D) |
Vazio de microvias, alinhamento de camadas |
$3.00$7.00 |
Médio (5min) |
70~80% dos defeitos potenciais |
| Radiografia (TC) |
3D através da análise, de laminação da camada interna |
$10.00$20.00 |
Lento (15 min) |
90-95% dos defeitos potenciais |
| IST |
Confiabilidade dos micróbios sob tensão |
$5.00$10.00 |
Lento (2h) |
Concentrado em via falhas |
Perguntas frequentes
P: Com que frequência devem ser realizadas inspecções por raios-X nas placas HDI?
A: É recomendada uma inspecção por raios-X de 100% para placas HDI de classe 3 (aeroespacial, médica).empilhadeiras de microvias).
P: Os testes de sonda voadora podem substituir os testes em circuito (TIC) para placas HDI?
R: Sim, para corridas de baixo volume. As TIC exigem acessórios personalizados (custo de US $ 5.000 ¢ 15.000 ¢) que são impraticáveis para protótipos, enquanto os sistemas de sonda voadora se adaptam às características finas do HDI ¢ sem acessórios.
P: Qual é o defeito oculto mais comum em placas HDI?
R: Microvia, muitas vezes causada por revestimento incompleto. A inspeção por raios-X detecta 95% delas, enquanto os testes padrão falham 80%.
P: Como valido a impedância nas placas HDI?
R: Utilize um reflectômetro de domínio temporal (TDR) para medir a impedância (50Ω ± 5% para traços de RF) nas placas de amostra.
P: Qual é o impacto dos custos de omitir os testes avançados?
R: As taxas de falha de campo aumentam de <0,1% para 5 ∼10%, levando a reclamações de garantia e danos à reputação.
Conclusão
Os testes de placa nua HDI exigem uma mistura estratégica de métodos padrão e avançados para enfrentar os desafios únicos de microvias, traços finos e camadas densas.Incorporando DFT, e alavancando ferramentas como a inspecção por raios-X e IST, os fabricantes podem garantir que os seus painéis HDI satisfaçam os requisitos de fiabilidade das aplicações mais críticas.
O investimento em testes minuciosos rende dividendos por meio de menos retrabalho, menos falhas no campo e maior confiança do cliente.À medida que a tecnologia HDI continua a progredir, com vias mais pequenas e um número de camadas mais elevado, os testes rigorosos continuarão a ser a pedra angular da garantia da qualidade na electrónica de alto desempenho..
Por favor verifique seu email!
